IT之家 6 月 6 日消息，上海交大无锡光子芯片研究院（CHIPX）今日宣布迎来重磅时刻：6 月 5 日，首片 6 寸薄膜铌酸锂光子芯片晶圆在国内首个光子芯片中试线下线，同时实现了超低损耗、超高带宽的高性能薄膜铌酸锂调制器芯片的规模化量产，关键技术指标达到国际先进水平。

　　CHIPX 官方表示，这一突破性成果标志着我国在高端光电子核心器件领域完成从“技术跟跑”到“产业领跑”的历史性跨越。研究院将依托中试平台，携手产业链合作伙伴推进规模化量产进程，构建“技术研发-工艺验证-规模量产”全链条能力，进一步增强自主可控的量子科技国际竞争力。

　　光量子芯片是光量子计算的核心硬件载体，其产业化进程将推动我国在量子信息领域实现自主可控，更是抢占全球量子科技竞争制高点的战略支撑。此前，因共性关键工艺技术平台的缺失，我国光量子技术面临“实验室成果难以量产”的困境，是制约产业发展的“卡脖子”难题，而光子芯片中试线的启用成为破局关键。

　　上海交大无锡光子芯片研究院于 2022 年 12 月启动国内首条光子芯片中试线建设，2024 年 9 月，集光子芯片研发、设计、加工和应用于一体的光子芯片中试线正式启用。如今，首片晶圆成功下线，中试平台实现量产通线。

　　作为一种高性能光电材料，薄膜铌酸锂具备超快电光效应、高带宽、低功耗等优势，在 5G 通信、量子计算等领域展现出巨大潜力。然而，由于薄膜铌酸锂材料脆性大，大尺寸薄膜铌酸锂晶圆的制备一直被行业视为挑战，尤其在量产化工艺中面临纳米级加工精度控制、薄膜沉积均匀性保证、刻蚀速率一致性调控等三大难题。

　　CHIPX 工艺团队基于自主建设的国内首条光子芯片中试线，引进了 110 余台国际顶级 CMOS 工艺设备，覆盖了薄膜铌酸锂晶圆从光刻、薄膜沉积、刻蚀、湿法、切割、量测到封装的全闭环工艺。通过创新性开发芯片设计、工艺方案与设备系统的协同适配技术，成功打通了从光刻图形化、精密刻蚀、薄膜沉积到封装测试的全制程工艺，实现晶圆级光子芯片集成工艺突破。

　　凭借中试平台先进的纳米级加工设备和快速工艺迭代能力，工艺团队通过大量工艺验证与优化，以深紫外（DUV）光刻与薄膜刻蚀的组合工艺，系统性地解决了晶圆级光子芯片集成的关键技术瓶颈：在 6 寸铌酸锂晶圆上实现了 110nm 高精度波导刻蚀；通过步进式（i-line）光刻完成了高均一性、纳米级波导与复杂高性能电极结构的跨尺度集成，达到顶尖制程水平。

　　同时，工艺团队通过材料 - 器件协同设计创新，在兼顾高集成度的同时，实现了性能的跨越式突破，关键指标全面领先：

　　调制带宽突破 110GHz，突破国际高速光互连带宽瓶颈

　　插入损耗＜3.5dB，波导损耗＜0.2dB / cm，显著提升光传输效率

　　调制效率＜1.9 V cm，电光转换效率实现大幅优化

　　依托中试线平台及年产 12000 片晶圆的量产能力，研究院将为产业合作伙伴提供「低成本」、「快速迭代」、「规模化量产」的解决方案。

　　IT之家从 CHIPX 公告获悉，今年第三季度，该研究院将发布 PDK 工艺设计包，本次高性能薄膜铌酸锂调制器芯片的核心工艺参数与器件模型已全面纳入、开放共享。该版本 PDK 不仅集成无源耦合器、分束器、波导阵列和有源热相移器、电光调制器等基础元件模型，同时涵盖多物理场协同仿真模块，构建起标准化光子芯片设计体系。